最新

以下是AURIX TM系列设备的不同CPU和本地内存配置的详细信息： 表87 TC39x的处理器和本地内存配置 处理器 CORE_ID 程序缓存 程序暂存区 数据缓存 数据暂存区 DLMU LPB 待机DLMU SRAM 锁步 TC1.6.2P 6 32 KB 64 KB 16 KB 96 KB 64 KB 1 MB 否 否 TC1.6.2P 4 32 KB 64 KB 16 KB 96 KB 64 KB 3 MB

以下是TC39x A-step与后续设备之间实施的更改： * 扩展了ACCEN使能寄存器以支持超过32个总线主控（ACC*B寄存器现在激活） * 实现了FLASHCON4.DDIS，以提供禁用对本地PFlash直接访问的能力 * 增加了CPU0,1的DSPR大小（从96K增加到240K） * CPU_ID已更改为0x00C0C021 * 向SYSCON寄存器添加了仿真器空间禁用位（SYSCON.ESDIS） * 在挂起期间，时间保护和异常计时器被冻结 * 修改了ICU接口，以在所有时间驱动无效的ECC值，除非有有效的ACK

TC1.6.2P CPU 使用了与 AURIX 系列设备中使用的 TC1.6P 处理器相同的核心处理硬件。主要增强和更改如下： * 部分 LMU 内存（称为 DLMU）在处理器之间分配，以提供对全局 SRAM 的高性能访问。 * PFlash 内存在处理器之间分配，以提供对本地 PFlash 存储区（LPB）的高性能访问。 * 新增指令（详见架构手册）： * CRC32B.W、CRC32L.W、CRC32.B（用于大端、小端和字节数据的 CRC32） * CRCN（任意宽度和多项式的 CRC 计算） * SHUFFLE（在字内重新排序字节） * POPCNT（计算字中设置的位数） * FTOHP、HPTOF（半精度浮点转换） * LHA（

请提供需要翻译的内容，我将按照您的要求进行翻译和整理。

CPU具有一个通用寄存器（GPR）文件，分为地址寄存器文件（寄存器A0至A15）和数据寄存器文件（寄存器D0至D15）。 发送到加载/存储流水线的指令的数据流通过地址寄存器文件进行引导。发送到/来自整数流水线的指令以及发送到加载/存储流水线的数据加载/存储指令的数据流通过数据寄存器文件进行引导。 图48 通用寄存器文件

执行单元包含整数流水线、加载/存储流水线和循环流水线。所有三个流水线并行操作，允许在一个时钟周期内执行多达三条指令。在执行单元中，所有指令都经过一个解码阶段，然后是两个执行阶段。通过使用流水线阶段之间的转发路径，流水线冒险（停顿）被最小化，使得一条指令的结果在可用时立即被后续指令使用。 图47 执行单元 TC0100 发布单元 到循环 流水线 PC单元对齐 预取指令 保护 到加载/存储 流水线 到整数 流水线 64 程序存储器接口 MCA06071 循环执行 到寄存器文件 EA 地址ALU ALU 位处理器 MAC 加载/存储 解码IP解码 整数流水线 循环流水线 加载/存储流水线 解码 执行 循环 解码 IP解码 = 指令预取和解码

图46 指令获取单元